芯片上“长”出原子级薄晶体管可大幅提高集成电路密度
研究人员拿着一块8英寸的长二硫化钼薄膜的CMOS晶圆。右边是芯片研究人员开发的熔炉,使用不损害晶片的上出低温工艺在晶片上“生长”一层二硫化钼。图片来源:麻省理工学院 科技日报记者 张佳欣 美国麻省理工学院一个跨学科团队开发出一种低温生长工艺,原级可直接在硅芯片上有效且高效地“生长”二维(2D)过渡金属二硫化物(TMD)材料层,薄晶以实现更密集的体管集成。这项技术可能会让芯片密度更高、幅提功能更强大。高集相关论文发表在最新一期《自然·纳米技术》杂志上。成电 这项技术绕过了之前与高温和材料传输缺陷相关的长问题,缩短了生长时间,芯片并允许在较大的上出8英寸晶圆上形成均匀的层,这使其成为商业应用的原级理想选择。 新兴的薄晶人工智能应用,如产生人类语言的体管聊天机器人,需要更密集、更强大的计算机芯片。但半导体芯片传统上是用块状材料制造的,这种材料是方形的三维(3D)结构,因此堆叠多层晶体管以实现更密集的集成非常困难。然而,由超薄2D材料制成的晶体管,每个只有大约三个原子的厚度,堆叠起来可制造更强大的芯片。 让2D材料直接在硅片上生长是一个重大挑战,因为这一过程通常需要大约600℃的高温,而硅晶体管和电路在加热到400℃以上时可能会损坏。新开发的低温生长过程则不会损坏芯片。 过去,研究人员在其他地方培育2D材料后,再将它们转移到芯片或晶片上。这往往会导致缺陷,影响最终器件和电路的性能。此外,在晶片规模上顺利转移材料也极其困难。相比之下,这种新工艺可在8英寸晶片上生长出一层光滑、高度均匀的层。 这项新技术还能显著减少“种植”这些材料所需的时间。以前的方法需要一天多的时间才能生长出一层2D材料,而新方法可在不到一小时内在8英寸晶片上生长出均匀的TMD材料层。 研究人员表示,他们所做的就像建造一座多层建筑。传统情况下,只有一层楼无法容纳很多人。但有了更多楼层,这座建筑将容纳更多的人。得益于他们正在研究的异质集成,有了硅作为第一层,他们就可在顶部直接集成许多层的2D材料。 研究人员表示,他们所做的就像建造一座多层建筑。传统情况下,只有一层楼无法容纳很多人。但有了更多楼层,这座建筑将容纳更多的人。得益于他们正在研究的异质集成,有了硅作为第一层,他们就可在顶部直接集成许多层的2D材料。
-
上一篇
-
下一篇
- 最近发表
- 随机阅读
-
- 我国推进80余处大型灌区续建配套和现代化改造
- 心脏病引起睡眠障碍原因找到
- 俄开发出环保矿物肥料新技术
- 高性能金属基润滑耐磨损材料制备有了新思路
- 山东科技人才评价改革“剑”指何方
- 中国民航局:上半年航空运输生产有序恢复
- 俄提议建设金砖国家空间站联合研究模块
- 俄开发出环保矿物肥料新技术
- 欧盟2040年气候目标面临多重挑战
- 江苏常州成立首个资源环境行业党建联盟
- AI合成出人类祖先抗菌分子
- 防汛抢险通信保障工作持续进行中
- 约180家企业贡献东莞超45%进出口值 AEO高级认证受热捧
- 我国首条设计时速350公里高铁15年运客3.4亿人次
- 素食可有效降低胆固醇、血糖和体重
- “吉林一号”卫星再“上新” 较上一代大幅减重
- 四川盆地盆缘发现新的页岩气规模富气带
- 长三角水鸟同步调查结果出炉:记录水鸟超百万只
- 国产“新舟”60灭火飞机首飞成功
- 最美新时代革命军人丨陈刚果:一位新“国动人”的星辰大海
- 搜索
-